# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-138951

(43) Date of publication of application: 13.06.1991

(51)Int.CI.

H01L 21/336

H01L 21/265 H01L 29/784

(21)Application number: 01-277417

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22) Date of filing:


24.10.1989


(72)Inventor: HORI TAKASHI

# (54) MANUFACTURE OF MOS-TYPE TRANSISTOR

## (57)Abstract:

PURPOSE: To obtain a device having both high performance and high reliability by inclining the angle between the surface of a semiconductor substrate and the surface which is orthogonal to an ion beam, and multiplying the rotary angle of the semiconductor substrate for every one time of the (n) times of total ion implantations by the integer times of about 360 degrees/n. CONSTITUTION: As a step for forming first and second source and drain regions 4s and 4d and 5s and 5d, the angle between the surface of a semiconductor substrate 1 and the surface which is orthogonal to an ion beam is inclined. The plane of the semiconductor substrate 1 is rotated with respect to a beam scanning plane, or the angle between the surface of the semiconductor substrate 1 and the surface which is orthogonal to the ion beam is inclined. Ions are implanted by (n) times all together. The rotating angle of the semiconductor substrate 1 for every one ion implantation is multiplied by integer times of about 360 degrees/n. In this way, the conditions wherein the ion implanting angles and the impurity-concentrations are different are used, and the width of an insulating film covering the side surface





of a gate electrode is made thin so that at least a part of the second source and drain regions 5d and 5s is located directly beneath the gate electrode 3. Thus, the device having both high performance and high reliability can be realized.

## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office .

① 特許出願公開

# ⑩ 公 開 特 許 公 報 (A) 平3-138951

⑤Int.Cl. <sup>5</sup>

識別記号

庁内整理番号

@公開 平成3年(1991)6月13日

H 01 L 21/336 21/265 29/784

8422-5F 7738-5F 7738-5F

H 01 L 29/78

301 L V

審査請求 未請求 請求項の数 2 (全13頁

図発明の名称 MOS形トランジスタの製造方法

②特 願 平1-277417

@出 願 平1(1989)10月24日

個発 明 者 堀

願

创出

隆 大阪府門真市大字門真1006番地 松下電器産業株式会社内

松下電器産業株式会社 大阪府門真市大字門真1006番地

個代 理 人 弁理士 栗野 重孝 外1名

## 明知一名各

1. 発明の名称

MOS形トランジスタの製造方法

2. 特許請求の範囲

半導体基板表面のMOS形トランジスタ領域と なる部分に形成されたゲート絶縁膜上にゲート電 極を形成する工程と 前記ゲート電極をマスクと してチャンネル幅方向には垂直でチャンネル長方 向にはソース及びドレインに入り込むように傾け て、 両方向から前記半導体基板表面にイオン注入 を行ない第1のソース及びドレイン領域を形成す る工程と、前記ゲート電極側面を獲うように絶縁 膜を形成する工程と、 前記側面を絶縁膜でおおわ れたゲート電極をマスクとして、前記第1のソー ス及びドレイン領域と同様の方法でイオン注入角 度と不純物濃度の異なる第2のソース及びドレイ ン領域を形成する工程と、その後、前記第1.2の ソース及びドレイン領域が形成された半導体基板 を熱処理する工程とを備え 前記ゲート電極の側 面を覆う絶縁膜の幅が前配第2のソース及びドレ

記ゲート電極側面を獲うように絶縁膜を形成する 工程と、 前記側面を絶縁膜で覆われたゲート電極 をマスクとして前記第1の導電型の不純物層と同 様の方法でイオン注入角度と不純物濃度の異なる 第2の導電型のソース及びドレイン領域を形成す る工程と、その後、前記第1の導電型の不純物層 と前記第2の導電型のソース及びドレイン領域が 形成された半導体基板を熱処理する工程とを備え 前記ゲート電極の側面を覆う絶縁膜の幅が前記第 2の導電型のソース及びドレイン領域の少なくと も一部が前記ゲート電極の直下に位置するように 酵く、前記第1の導電型の不純物層及び前記第2 の導電型のソース及びドレイン領域を形成する工 程として前記半導体基板表面とイオンビームに垂 直な面との角度を傾け、 前記半導体基板をピーム スキャン面に対して平面自回転させるか または 前記半導体基板表面とイオンビームに垂直な面と の角度を傾け全部で n回のイオン注入における1 回ごとの前記半導体基板の回転角度を約360度/ n の整数倍とすることを特徴とするMOS形トラン

ジスタの製造方法

3. 発明の詳細な説明

産業上の利用分野

本発明は大領角イオン注入を用い高密度化・高速化・高信頼性を備えたMOS形トランジスタの 製造方法に関する。

従来の技術

従来の特にnチャンネルMOS形トランジスタの製造方法では、ドレイン耐圧等に対する高信利性を得るために、ゲート電極形成後、前記が行なりとして低速度のイオン性を形成している。では、大力をでは、大力をでは、大力をでは、大力をでは、大力をでは、大力をでは、大力をでは、大力をでは、大力をでは、大力をでは、大力をでは、大力をでは、大力をでは、大力をでは、大力をでは、大力をでは、大力を形成していた。大力とは、大力を形成していた。大力とは、大力を形成していた。大力とは、大力を形成していた。大力と、大力を形成している。ON ELECTRON DEVI

ICES, Vol. ED-29. No4. April 1982)。 以下にそのプ ロセス工程の一例としてnチャンネルLDD構造 MOS形トランジスタの製造方法を第12四を用い て説明する。まず、P形半導体基板1に素子分離 工程を行なった後 ゲート絶縁膜2の形成を行な い、ポリシリコン膜を堆積した後エッチングして ゲート電極 3 を形成する (第12図(a))。 次に L D D領域(n-層)4 s, 4 dを形成するため ゲート 電極3をマスクとして低濃度イオン注入A(ここ ではリン)を行なう (第12図(b))。 この後 C V D-SiOz膜 6 を形成し (第12図(c))、 C V D-SiO 2膜6を異方性エッチングし、平坦部に形成された C V D -SiOx 胰 B を除去し ゲート電極 3 の周辺部 にCVD-SiOz膜 8 によるサイドウォール 7 を形成 する (第12図(d))。 次に本来のソース及びドレイ ン領域(n+層)5 s,5 dを形成するために ゲー ト電極3及びサイドウォール7をマスクとして高 旗度イオン注入B (ここではヒ素)を行なう(第 12図(e))。 この際 C V D -SiO≥膜 8 によるサイ ドウォール7が半導体基板1表面へのイオン注入

を阻 み ソース及びドレイン領域(n+層)5 g . 5 d とチャンネルの間にLDD領域(n-層)4 s . 4 d が残される。 最後に熱処理を行ない第12図(e)に 示す n チャンネルLDD構造MOS形トランジス タが形成される 以上のように従来のLDD構造 MOS形トランジスタにおいては LDD構造を 有する構造にすることにより、 LDD領域(n-層 ) 4 .s , 4 d が ドレイ ン 電界 を 緩和 する 役割 を果た し ドレイン耐圧等に高信頼性が得られる。一方 n+ポリSiゲートを用いたpチャンネルMOS形ト ランジスタではソース及びドレイン領域と同じ事 電形の埋込みチャンネル構造を使用している し かし このような埋込みチャンネルトランジスタ では チャンネル長の微細化に伴い短チャンネル 効果が現われやすく、ソースとドレイン領域が短 絡する(パンチスルー現象)ことが大きな傷害と なっている この埋込みチャンネル構造に加えて p + ソ ー ス 及 ぴ ド レ イ ン 領 域 が 通 常 の ポ ロ ン ( B ) によって形成される場合 ポロンの拡散係数が大 きくゲート端からの横方向の入り込み及びソース

及びドレイン接合深さが共に大きくなることもパ ンチスルーが起こり易いことの原因である。 そこ で上記課題に対処するため 特公昭61-160976号公 報に開示されているように第13図のようなEPS (Effective Punchthrough Stopper)を用いたpチ ャンネルMOS形トランジスタ構造になっていた 即ち サイドウォールを設けてゲート電極端とり +ソース及びドレイン領域端のオーバーラップ長を 最小にし それに近接してEPS領域(n+層)を設 けるものである。 以下にそのプロセス工程の一例 としてpチャンネルEPS構造MOS形トランジ スタの製造方法を第13図を用いて説明する。 まず、 n 形 半 導 体 基 板 ま た は n ウ ェ ル 8 に 素 子 分 離 工 程 を行なった後 p形埋込みチャンネル9を形成す る。 その後 ゲート絶縁膜2の形成を行ない ポ リシリコン膜を堆積した後 エッチングしてゲー ト電極3を形成する(第13図(a))。 次にEPS領 域(n+層)10s,10dを形成するため ゲート電極 3をマスクとして低濃度イオン注入Aを(ここで はリン)を行なう(第13図(b))。 この後 C V D

-SiOe 膜 6 を形成し (第13図(c))、 C V D -SiOz 膜 6 を異方性エッチング L 平坦部に形成された C V D -Si0x 膜 6 を除去し ゲート電極 3 の周辺部に C V D -SiOz 膜 6 によるサイドウォール 7 を形成す る (第13図(d))。 次に本来のソース及びドレイン (p+層)lls,lldを形成するために ゲート電極 3及びサイドウォール?をマスクとして高温度イ オン注入B(ここではBFzまたはB)を行なう(第 13図(e))。 この際 サイドウォール 7 が半導体表 面へのイオン注入を阻み ソース及びドレイン領 域(p+層)lls,lldとEPS領域(n+層)19s,l0 d が形成される。最後に熱処理を行ない第13図(e )に示すpチャンネルEPS構造MOS形トランジ スタが形成される 以上のように従来のEPS構 造MOS形トランジスタにおいては EPS領域 を有する構造にすることにより、 EPS領域(n+ 層)10s,10dがドレイン電圧によるドレイン領域 1111からのポテンシャルの伸びを抑制する役割を 果たし 短チャンネル効果やパンチスルー現象を 抑える等の効果を有する。

## 発明が解決しようとする課題

しかし、従来のLDD構造MOS形トランジスタは、第12図(e)に示すように、一般にLDD領域(n-層)4 s,4 dの大部分がゲート電極3の直下ではなくその外側に位置するため、ゲート電極3の外側に位置するLDD領域がピンチオフし、高低抗層になりやすい。そのため従来の単一ソース/ドレイン構造MOS形トランジスタに比べLDD構造MOS形トランジスタは、以下のような欠点を有する。

(1)上記高抵抗層が直列に介在するため駆動電流が低下する。第4図(b)はチャンネル長0.25μmを有する従来の典型的なLDD構造(イオン注入Aの条件:エネルギ40KeV、ドーズ量1×10・cm-\*、サイドウォール7の横方向膜厚0.15μm)MOS形トランジスタの飽和電流特性を示したものであるが、著しい駆動電流の低下がみられる。

(2) ホットエレクトロンがサイドウォール 7 に注入されることにより、 そのサイドウォール 7 直下の n -層 4 s , 4 d がピンチオフ し、 著しく高 抵抗化する。 そのため 従来の 単一ソース/ドレイ・ ン構造MOS形トランジスタに比べて、 駆動電流 のホットエレクトロンによる劣化が著しく早く起 こり、 信頼性上の大きな問題となっている。 第8 図にこの様子を同じチャンネル長 0.25μ μを有する 従来の単一ソース/ドレイン構造及び典型的なし DD構造MOS形トランジスタについて示す。 ー 方、 EPS構造のMOS形トランジスタにおける ほぽ垂直に近い(チャネリング防止のたぬ 通常 7 \* 傾ける) イオン注入 A ではEPS 領域 10 s , 10 dのゲート電極3端よりの入り込みは少なく、 そ の後の高濃度イオン注入B及び熱処理によるソー ス及びドレイン領域11s,Ildの横方向への拡散に よってEPS領域 IOs, IOdが滅少し易く、 これを 阻止するため 0.25 μ μ 程 度 の 比 較 的 厚 い サ イ ド ウ ォ ール7を形成することが不可欠であった。 このた ぬ サイドウォール 7 がなく 高濃度イオン注入 B をゲート電極3によって自己整合的に行なうこと によりソース及びドレイン領域 [1 s , l l d 端 は ゲー ト電極3端とほぼ一致する従来の単一ソース/ド

レイン構造MOS形トランジスタに比べEPS構造MOS形トランジスタは 以下のような欠点を有する。

(1)サイドウォール 7 の幅や熱処理後のソースを 11 s . 11 d の機方向の人がは 11 s . 11 d の機方向の子がは 11 s . 11 d の機方向ツキゲー 11 d の は 11 s . 11

(2)同じゲート電極3の幅で比較すると 第 13図におけるEPS構造のMOS形トランジスタ の実効チャンネル長はサイドウォール7の幅の2 倍だけ長くなり、そのため駆動電流の低下を引き 起こす。 さらに 第12図におけるLDD構造MO S形トランジスタ及び第13図のEPS構造MOS 形トランジスタは従来の単一ソース/ドレイン構 造MOS形トランジスタに比べ 以下の問題点を 有する。 即ち ソース及びドレイン領域を形成す る工程では イオン注入時における不純物のチャ ネリング効果を避けるために半導体表面の垂直方 向に対して一定の傾斜角(一般に 7 前後)をもっ てイオン注入を行なっていた。 このたぬ ゲート 循極に対してドレイン(またはソース)領域側か らイオン注入を行なうと 反対側のソース (また はドレイン) 領域のゲート電極に隣接する部分が 陰となって不鈍物が注入されず、 トランジスタ構 **造が非対称形状となりソースまたはドレインの向** きによりトランジスタ特性に非対称性が生じてし まうという問題点を有していた。 このような非対 称性の問題は本来のソース及びドレインのような 高濃度層に対しては殆ど無視できるが 第12図に おけるLDD領域(n-層)4s,4dや 第13図に おけるEPS領域(n+層)10s,10dの場合が顕著

であることが知られている。

課題を解決するための手段

本発明(1)は半導体基板表面のMOS形トラ ンジスタ領域となる部分に形成されたゲート絶縁 膜上にゲート電極を形成する工程と、 前記ゲート 電極をマスクとしてチャンネル幅方向には垂直で チャンネル長方向にはソース及びドレインに入り 込むように傾けて、 両方向から前記半導体基板表 面にイオン注入を行ない第1のソース及びドレイ ン領域を形成する工程と、 前記ゲート電極側面を 覆うように絶縁膜を形成する工程と 前記側面を 絶縁膜でおおわれたゲート電極をマスクとして 前記第1のソース及びドレイン領域と同様の方法 でイオン注入角度と不純物濃度の異なる第2のソ ース及びドレイン領域を形成する工程と その後 前記第1.2のソース及びドレイン領域が形成され た半導体基板を熱処理する工程とを備え 前記ゲ ート電極の側面を覆う絶縁膜の幅が前記第2のソ ース及びドレイン領域の少なくとも一部が前記ゲ ート電極の直下に位置するように得く、 前記第1

,第2のソース及びドレイン領域を形成する工程と して前記半導体基板表面とイオンビームに垂直な 面との角度を傾け、 前記半導体基板をピームスキ ャン面に対して平面自回転させるか または前記 半導体基板表面とイオンビームに垂直な面との角 度を傾け全部でn回のイオン注入におけるl回ご との前記半導体基板の回転角度を約360度/πの整 数倍とすることを特徴とするMOS形トランジス タの製造方法である。また本発明(2)は 第1 の導電型の半導体基板に選択的に形成されたMO S形トランジスタ領域となる部分に第2の導電型 のチャネル領域を形成する工程と、 前記チャネル 領域を有する前記半導体基板表面のMOS形トラ ンジスタ領域となる部分に形成されたゲート絶縁 膜上にゲート電極を形成する工程と 前記ゲート 絶縁膜及びゲート電極をマスクとして、 前記半導 体基板表面を傾けてイオン注入を行ない第1の導 電型の高濃度不純物層を前記チャネル領域の下部 の一部を含むごとく形成する工程と、前記ゲート 電極側面を覆うように絶縁膜を形成する工程と

前記側面を絶縁膜で覆われたゲート電極をマスク として前記第1の導電型の不純物層と同様の方法 でイオン往入角度と不純物濃度の異なる第2の導 電型のソース及びドレイン領域を形成する工程と その後、前記第1の導電型の不純物層と前記第2 の導電型のソース及びドレイン領域が形成された 半導体基板を熱処理する工程とを備え、前記ゲー ト電極の側面を覆う絶縁膜の幅が前記第2の導電 型のソース及びドレイン領域の少なくとも一部が ゲート電極の直下に位置するように薄く、 前記第 1の導電型の不純物層及び前記第2の導電型のソ ース及びドレイン領域を形成する工程として前記 半導体基板表面とイオンピームに垂直な面との角 度を傾け、前記半導体基板をピームスキャン面に 対して平面自回転させるか または前記半導体基 板表面とイオンピームに垂直な面との角度を傾け 全部でn回のイオン注入における1回ごとの前記 半導体基板の回転角度を約360度/πの整数倍とす ることを特徴とするMOS形トランジスタの製造 方法である。

ンネルMOS形トランジスタの製造方法を示す工 程断面図である。 以下 第1図を用いて本発明の 第1の実施例におけるnチャンネルMOS形トラ ンジスタの製造方法を説明する。 まず、 p 形半導 体基板 I (ここではp形Si)表面にゲート絶縁膜 2を形成した後 ポリシリコン膜の形成を行なっ た後 異方性エッチングによりゲート電極3を形 成する (第1図(a))。 次に ゲート電極 3 をマス クとしてイオン住入を行ないLDD領域となる第 1のソース領域4s及びドレイン領域4d(ここ では不純物としてリンを打ち込みn-層を形成する。 )を形成する(第1図(b))。 ここでは不純物がゲ ート絶縁膜2下に大きく入り込むように 半導体 基板1表面に対して垂直な方向とイオン注入方向 からなるイオン注入角度θを20°~45°として打ち 込む。まず、チャネル幅方向には垂直で、チャネ ル長方向にはソース方向に入り込むように傾けて ・半導体基版 1 表面に打ち込み (第 L 図(b)の実線の 矢印 A)、 次にもう一方のドレイン方向に入り込 むように傾けて打ち込み(第1図(b)の破線の矢印

作用

本発明(1)は上述の構成により、第1のソー ス及びドレイン領域と第2のソース及びドレイン 領域の形成方法としてイオン注入角度と不純物酸 度が異なる条件を用いかな ゲート電極の側面を **巡う絶縁膜の幅を第2のソース及びドレイン領域** の少なくとも一部がゲート電極の直下に位置する ように削くしているため 高性能かつ高信頼性を 合せ持つデバイスが実現できる。また、本発明( 2) は上述の構成により、 第1の導電型の不純物 層と第2の導電型のソース及びドレイン領域の形 成方法としてイオン注入角度と不純物濃度が異な る条件を用いかつ ゲート電極の側面を覆う絶縁 膜の幅を第2の導電型のソース及びドレイン領域 の少なくとも一部がゲート電極の直下に位置する ように薄くしているため 高性能かつ高信頼性を 合せ持つデバイスが実現できる

#### 実 施 例

(実施例1)

第1図は本発明の第1の実施例におけるnチャ

A')、 所望の不純物イオン注入量を遠成する。 こ こではリンを用いる。 その後、 腰厚が 0.05μ mの C V D -Si0z 膜 16を形成した(第Ⅰ図(c))後 C V D-SiOx 腹16を異方性エッチング L 平坦部に形成 された C V D - SiOx 膜 16を除去して、 ゲート電極 3 の周辺部にCVD-SiOa膜16による幅0.05μmのサ イドウォール17を形成する(第1図(d))。 その& 本来のソース及びドレイン領域(n+層)5 s,5 d を形成するために、サイドウォール17を有するゲ ート電極 3 をマスクとして第 1 図(e)の示すごとく イオン注入B(ここではヒ素)を行なう。 ここで 不純物のゲート絶縁膜2下へ入り込む畳を少なく し かつ注入時のチャネリング効果を防止するた めに イオン注入角度を半導体表面に対して垂直 な方向を イオン住入方向に対して 7 傾けて ソ ース及びドレイン方向の両側から均等に入り込む ように打ち込む。 この 旅 CVD-SiOz膜16による サイドウォール17が半導体基板1表面へのイオン 注入を阻み ソース及びドレイン領域(n+層)5 s , 5 d とチャネルの間にLDD領域(n-層)4 s, 4

# 特開平3-138951 (6)

の場合リンをドーズ盤 4 × 10 13 cm 73 で注入する。 各注入エネルギーにおいて注入角度 B が増えるに つれて しいも急激に増加し やがて住入角度 θ が45°以上になると飽和傾向を示すようになる。 例 えば 80KeVの注入エネルギの場合 通常のイオン 注入工程で一般的に採用されている 7 の注入角度 においてL1\*1が約0.07μmであったものが 注入角 度θが45 になると約0.15μmと2倍以上増加して いる。 大領角(Large-tilt-angle)イオン住入法の このような能力が 従来のLDD構造に較べて非 常に得いサイドウォールの場合でも実用的にしょ が十分長い L D D 領域(n-層)4 s. 4 d の形成が 実現できる理由である。 サイドウォール17の横方 向幅は サイドウォール17を有するゲート電極3、 即ちイオン注入Bにおけるマスク端からの π+層 5 s,5 d の入り込み距離 (熱処理工程に短時加熱炉 を用いて1000℃,10秒の熱処理を行なった場合 約 0.05 µ m) 以下にする。 ここでは LDD領域(n - 層 ) 4 s , 4 d の 全 領 域 が ゲート 電 極 3 の 直 下 に く るようにするため サイドウォール17幅を0.054

dが残される。最後に短時加熱処理(1000℃,10秒) を行ない第1図(e)に示す n チャネルLDD構造 M OS形トランジスタが形成される。 第2回に本発 明の第1の実施例におけるnチャンネルMOS形 トランジスタの短時加熱処理工程後のシリコン基 板表面近傍の不純物濃度プロファイルの計算例を 示す。 この場合 サイドウォール17の幅は0.05μ mであり短時加熱処理 (1000℃,10秒) によってゲ ート電極3端からのn+屋5s,5dの横方向入り 込みは約0.02 д п に 抑制されている。 一方 この場 合の n - 層 4 s, 4 d 形成用のリンイオン注入 A.A '条件は'イオン注入角度45°,注入エネルギ60KeV .ドーズ量 4 × 10 1 2 cm - 2 であり、この時の n ・層 4 s.4 dのゲート電極 3 端からの入り込み liotは約 0.12μmである。 その結果0.1μm以上の n -層 4 s , 4 d の横方向良さ1n-が従来のLDD構造の0.15 иш以上の厚いサイドウォールに较べ 非常に薄い 0.05μπ程度の場合でも実現できることがわかる。 第3図は熱処理前のn-層4s,4dの入り込みLi \*\*イオン注入角度及びエネルギ依存性を示す。 こ

aとしている。 一方 第1四(e)におけるn-層4s ,4 d の長さは 約 0、1 μ mで十分なドレイン電界の 緩和効果を示すので、 n-層4 s,4 d 形成のため のイオン注入A,A'はn-層4s,4dのゲート質 極3端よりの入り込み距離したを0.14mとなるよ うに 第3図の住入条件の範囲から選ぶことがで きる。 その一方で第1図(e)に見られるように 第 2 のソース及びドレイン領域 5 s . 5 d の少なくと も一部は必ずゲート電極3の直下になり、 言い換 えると n-領域4s,4dは全てゲート電極3の 直下にあり、 決してゲート電極 3 の外に存在しな い構造が得られる。 そのため従来のLDD構造 M OS形トランジスタの欠点であるゲート電極3の 外側n-領域がピンチオフすることがなく、 高性能 かつ高信頼性を合せ持つデバイスが実現できる さらに本実施例によれば LDD構造ソース 4 s 及びドレイン領域4dをサイドウォール形成工程 なしに形成できると共に ゲート電極3下に全て 形成できる。 さらにLDD構造ソース4s及びド レイン領域4dをゲート電極3に対して対称形状

に形成することにより、 電気的に対称的な同一の トランジスタ特性を得ることができる 次に 第 1 図の実施例により実際に試したMOS形トラン シスタにおける実験結果例を示す。 第4図は従来 及び本発明によるMOS形トランジスタの飽和電 流特性図である。 第 4 図(b)の駆動電流特性で示さ れるように 従来のLDD構造MOS形トランジ スタが ゲート電極の外側に存在する n-層のピン チオフによる。 直列抵抗の増加により、 単一ソー スノドレイン構造の場合に較べて、 著しい駆動電 流の低減が認められる一方 本発明にかかる一実 施例の場合には第 4 図(a)からそのような低減は無 く、 端一ソース/ドレイン構造のMOS形トラン ジスタと同等の優れた駆動電流特性を示している ことが判る。 第5図は従来及び本発明によるMO S 形トランジスタを用いた43ステージの C M O S リングオシレータゲート遅延時間特性図である 上記駆動電流の増加に伴なり第5図に示すように 従来のLDD構造に較べ やはり著しい動作速度 の向上が 本発明にかかる一実施例の場合に見る

ことができる。 これは LDD牌造に特有なゲー ト 珥 極 外 側 に 存 在 す る n - 層 の ピ ン チ オ フ に よ る 髙 抵抗化が本発明にかかる実施例においては回避さ れており、かつ、ゲートとソース及びドレイン間 のオーパラップ長さが従来の単一ソース/ドレイ ン 禍 造の MOS形 トランジスタ 並 みに 短かく 抑 制 されている為である。 第 8 図は従来及び本発明に よるMOS形トランジスタのホットキャリアによ るドレイン電流の劣化特性図である。 一方第6図 より判るように 本発明の一実施例にかかるMO S形トランジスタは 従来の単一ソース/ドレイ ン及びLDDの両 構造に較べ 著しくデバイス特 性の劣化が抑制されていることが判る。 単一ソー スノドレイン構造の場合に較べて、10%の駆動電 流劣化に達する寿命は約4ケタ改善されており、 これは n-層 4 s , 4 d を導入したことにより、 ドレイン電界の鏝和によるものである。 一方 し DD荷造の場合に較べると、 10%駆動電流劣化に 達する寿命は 約3ケタ改善されており、 これは n-層4 s.4 d がゲート電極3の直下にあり、 L

DD 構造のようにゲート電極外側のn-層がピンチ オフすることがない為である。この結果 第7四 に示すが如く、 チャンネル長 0.25μ mの 微 細な Μ О S形トランジスタにおいても 従来のLDD,単一 S / D 柄 造 の ト ラ ン ジ ス タ が 3 Yの 電 硯 電 圧 も 保 証 できないのに対し、十分に 3.8V以上の電源電圧が 保証される さらに MOS形トランジスタの数 糊 化 に つ れ ・ゲ ー ト 絶 縁 膜 が 10 nm以 下 に 薄 く な る と、 高ドレイン電圧印加時のオフ状態(Yo-DY)での バンドーバンド間トンネルに帰因するドレインリ - ク電流が 特に従来の単一S/D構造で問題と なり、 第 8 図に示すように 3.3V電源においても 3 pA/μm以上となり、 待機時消費電流の増大を招 き、もはや実デバイスへの適用は難しい。 一方 第8図に示すように 0.05μοの非常に薄い側壁を 設けることで このドレインリーク電流は 若干 滅少し さらに n-大傾角注入をすることで 実 用上十分なレベルにまで低減する。 例えば 3.3V 電源においては 測定限界以上の0.01pA/μ m以下 と単一S/D構造の場合と較べて本発明の一実施

## (実施例2)

第9図は本発明の第2の実施例におけるMOS 形トランジスタの製造方法を示す工程断面図であ り、 pチャンネルMOS形トランジスタに関する ものである。以下、第9図を用いて本発明の第2 の実施例におけるpチャンネルMOS形トランジ スタの製造方法を説明する。まず、 n 形半導体基 板または π ウエル 8 のトランジスタ形成領域に埋 込みチャンネルとなるp形不純物拡散層gを形成 した後 ゲート絶縁膜2の形成を行ない ポリシ リコン膜を堆積した後 エッチングしてゲート電 極 3 を形成する (第 9 図(a))。 次に EPS 領域 (n+図)10s,10dを形成するため、ゲート電極3 をマスクとして低渡度イオン注入を行ない n +不純 物層 10 s , 10 d (ここでは不純物としてリンを打ち 込み n +層を形成する) を形成する (第 9 図(b))。 ここで不純物がゲート絶縁物2下へ大きく入り込 むように、半導体基板表面に対して垂直な方向と イオン注入方向からなるイオン注入角度 8 を 20°~ 45°にして打ち込む。まず、チャンネル幅方向には 垂直で チャンネル長方向にはソース方向に入り 込むように傾けて半導体基板表面に打ち込み(第 9 図(b)の 実 線 の 矢 印 A )、 次 に も う 一 方 の ド レ イ ン方向に入り込むように傾けて打ち込み(第9図 (b)破線の矢印A')、 所望の不純物イオン注入量

を 遠 成 す る ( 第 9 図 ( b ) )。 そ の 後 C V D‐SiOz 膜 16を 形 成 し ( 第 9 図(c)),C V D -Si0z 膜 16を 異 方 性エッチングし 平坦部に形成されたCVD-Sio a 膜 1 6 を 除 去 し ゲート 電 極 3 の 周 辺 部 に C V D・ SiOz 膜 16によるサイドウォール17を形成する(第 9 図(d))。 その後 ソース及びドレイン領域であ る p \*層 ll s , ll d を形成するためにサイドウォー ル17を有するゲート電極3をマスクとして、 BPaを イオン注入する(第 9 図(e))。 ここで不純物のゲ ート絶線膜2下へ入り込む盘を少なくし かつ注 入時のチャネリング効果を防止するために イオ ン注入角度を、半導体表面に対して垂直な方向を、 イオン注入方向に対して 7 傾けて ソース及びド レイン方向の両側から均等に入り込むように打ち 込む (第9図(e)の実験の矢印B)。 サイドウォー ル17の横方向幅は サイドウォール17を有するゲ ート電極3即ち イオン注入Bの為のマスク端か らの p \*層 ll s . l l d の入り込み量(短時加熱 1000 で,10秒の熱処理工程の場合、約0,1µm) よりも サイドウォール17幅のプロセス変動分等を見込ん

で小さくし、ソース及びドレイン領域11s,11dと ゲート催極3のオーパラップが無くならないよう にする。ここでは 0.05μ四のサイドウォール17幅 としているため 通常のプロセス変動を見込んだ 段思の場合でも、ソース及びドレイン領域11s.1 ldとゲート電極3のオーバラップは確保される。 この為 EPS構造の欠点であるソース及びドレ イン領域が場合によってゲート電極3外に位置し その結果起こるゲート電極3外に形成されたゲー ト直下外のチャンネル領域のピンチオフ等の可能 性がなく、高性能及び高信頼性が同時に達成でき る改善効果が期待できる。ところで、p・層lis. lldの不純物であるB(ポロン)はその拡散係数 が大きく、 例えば 本実施例のように 前記熱処 理として 短時加熱炉による熱処理 (例えば1000 で.10秒)を行なった場合でも p・層 i1s.11dの サイドウォール7端からの入り込みは 約0.14回 に達する。 パンチスルー現象を有効に抑制する為 には 約0.05 µ m以上の機幅を持つ n・層10s,1 0d が必要であり、 本実施例のように、 0.05µm幅

のサイドウォール17を用いてた場合では ゲート 電極3端からのn・層10s,10dの入り込みが0.10 д п以上ないと 効果的にパンチスルー現象を抑え ることができない 第3図のn層入り込み量しょ のイオン注入角度依存性より、 80 KeVのイオン注入 エネルギーの場合 7°の通常の住入角度では し ょいが約0.07μmであり、 この結果 n・層10 s , 10 d は p \* 層 11 s , 11 d によって補償されて消滅してし まう。一方 本実施例のように 25°にてイオン注 入を行なうと Linuは約0.12 µ mと大きく増加して いる 大傾角イオン注入法のこのような能力が 従来のEPS構造に較べて非常に薄いサイドウォ ールの場合でも実用的に十分長い E P S ( π +) 層 l 0s.10dが形成できる理由である。 次に第9図の 実施例により実際に試作したMOS形トランジス タにおける実験結果例を示す。 ここで n・層形成の ためのP(リン)イオン注入における注入角度、注 入エネルギ及び注入ドース量はそれぞれ25°.90Ke V. 2 × 10<sup>1</sup> cn<sup>-2</sup>であった。また p ソース/ドレ イン形成のためのBF2のイオン注入における注入エ

ネルギ及び注入ドーズ量は それぞれ40KeV,3× 10' cm-2であり、 p・層形成後の熱処理1000℃,10 砂後の p ' 層接合深さは 0.2 μ m であった。 また埋め 込みチャンネル9形成のためのBFaのイオン注入に おける注入エネルギ及び注入ドーズ量は それぞ れ 50 keV, 1.7×10 \*\*cm-\*\*であり、 上記 短時 熱処理後 の埋め込みチャネル架さは約0、17μmである。 その 結果 第9図(b)に示すように大傾角イオン往入A ・A'によって、ソース及びドレイン領域11s,lld に近接して、 埋込みチャンネル領域 9 の下部の一 部を含む如く、 n・高濃度不純物層10s,10dが形 成され その機方向長さ及び最大不純物濃度は 各々約0.07μm,約1.5×10''cm''が実現できる。 餌 10図(a).(b)にそれぞれ MOS形トランジスタの しきい値電圧Yr及びサプスレッシュホールド・ス ウィングSのゲート長依存性を 本発明の一実施 例にかかる構造及び従来の構造のものについて示 す。 ここで従来の構造のものは n・層形成のため のイオン注入が無く、従ってn・層は存在せず、ソ ース/ドレイン形成後の熱処理は 本発明の一実

施例の場合と同一にしてある。 従来の構造の場合 には ゲート長が短くなるにつれ著しいパンチス ルーが起こっており、 デバイスとして十分使用に 耐えうる最小ゲート長は約1 μ n程度である。 一方 本発明の一実施例にかかるMOS形トランジスタ においてはゲート長が0.4μm(ゲート/ソース及 ぴゲート/ドレイン間のオーバラップは0.05μmな ので このときのチャンネル長は0.3μm) におい ても いまだ長チャンネルのトランジスタ特性を 維持しており、 著しくパンチスルー耐圧が向上し ていることがわかる。 これは 大傾角注入法によ って導入したEPS領域(n+層)10s,10d が存在 することにより、ドレイン領域からのポテンシャ ルの伸びが効果的に抑制されたためである。 第11 図にチャンネル長が0.3μmの本発明の一実施例に かかるMOS形トランジスタの飽和電流特性を示 す。 チャンネル長が 0.3μπと 非常に 微細な場合で も例えば 小さいチャンネルコンダクタンス等に みられる様に 長チャンネルの場合と同様の優れ た特性を示している。 さらに、135mS/mmと高いト

ランスコンダクタンスが得られることがわかる これに対して、 従来例の厚いサイドウォールを有 したEPS構造のMOS形トランジスタと同じゲ ート電極長さ0.4µmにおいて比較すると EPS 機造のチャンネル長が0.4µmと長い分だけ低いト ランスコンダクタンスしか得られない さらに 本発明の一寒施例にかかるMOS形トランジスタ は チャンネル長が0.3μ回と小さく、また 比較 的高 農 度 の n ′ 層 が 存 在 し て い る に も か か わ ら ず、 約10V以上のドレイン耐圧を保持していることも第 11図よりわかる。 以上のように第2の実施例によ EPS領域(n+層)をゲート電極に対して対 称形状に形成することより、 MOS形トランジス タにおいて同一のトランジスタ特性を得ることが できる。 さらに大傾角イオン注入法によって、 ゲ ート電極とp・ソース及びドレイン領域のオーバラ ップ長さを十分確保しつつも 上記ソース及びド レイ ン 領 域 に 近 接 し て E P S 領 域 ( n +層 )を 形 成 す ることができ、従来の単一ソース/ドレイン構造 やEPS構造のMOS形トランジスタに比べ 高

性能と高パンチスルー耐圧を同時に満たすことができる策 実用的に極めて有望である。 なお 第 2 の実施例はロチャンネルMOS形トランジスタに関するものであるが、本実施例の方法はロチャンネルMOS形トランジスタにも適用できることは言うまでもない。

## 発明の効果

以上述べてきたように 本発明によれば きわめて簡単な製造方法及び 従来構造のMOS形トランジスタに較べて非常に薄いサイドウォールを用いることによって 高性能と高信頼性を有するMOS形トランジスタを実現できる。

## 4. 図面の簡単な説明

第1図は本発明の第1の実施例におけるMOS
形トランジスタの製造方法を示す工程断面図 第2図は本発明の第1の実施例におけるMOS形トランジスタのシリコン基板表面の計算結果による不純物プロファイルとそれに対応する模式断面図 第3図は本発明の一実施例の計算結果によるMOS形トランジスタにおけるn-層のイオン注入用マ


スク端からの入り込み距離のイオン注入角度依存 性を示す図 第4図は従来および本発明の一実施 例の実験結果によるMOS形トランジスタの飽和 電流特性図 第5図は従来および本発明の一実施 例の実験結果によるMOS形トランジスタを用い たリングオシレータのゲート遅延時間特性図 第 6 図は従来および本発明の一実施例の実験結果に よるMOS形トランジスタのホットキャリアによ るドレイン電流の劣化特性図 第7図は従来およ び本発明の一実施例の実験結果によるMOS形ト ランジスタのホットキャリアによるドレイン電流 劣化率が10%になる場合の素子寿命特性図 第8 図は従来および本発明の一実施例の実験結果によ るMOS形トランジスタのゲート電圧OV下におけ るドレインリーク電流特性図 第9図は本発明の 第2の実施例におけるMOS形トランジスタの製 造方法を示す工程断面図 第10図は従来及び本発 明の一実施例の実験結果によるMOS形トランジ スタのしきい値電圧及びサプスレッシュホールド スウィングのゲート長依存性を示す図 第11図は

# 特開平3-138951 (10)


本発明の一実施例の実験結果によるMOS形トランジスタの飽和電流特性図 第12図は従来のLDD構造のMOS形トランジスタの製造方法を示す工程断面図 第13図は従来のEPS構造のMOS形トランジスタの製造方法を示す工程断面図である。

1 · · · · P 形半導体基板 2 · · · · ゲート絶縁膜 3 · · · · ゲート電極 4 s · · · · 第1のソース領域(n-層)、5 s · · · · 第2のソース領域(n+層)、5 d · · · · 第2のドレイン領域(n+層)、5 d · · · · 第2のドレイン領域(n+層)、8 · · · · n ウエル 9 · · · · P 形不純物拡散圏 10 s , 10 d · · · · E P S 領域(n+層)、11 s · · · · ソース領域(p · 層)、11 d · · · · ドレイン領域(p · 層)、16 · · · · C V D · SiO2 膜 17 · · · · サイドウォール。


代理人の氏名 弁理士 粟野重孝 ほか 1 名




第 2 図




第 3 図




第 4 図




第 5 図




第 6 図




第 7 図




第 8 図








第10図



第11図







THIS PAGE SLANK (USPTO)